PATENT ABSTRACTS OF JAPAN

(11)Publication number:

57-053136

(43)Date of publication of application: 30.03.1982

(51)Int CI

H03K 3/289

(21)Application number: 55-128314

16.09.1980

(71)Applicant : TOSHIBA CORP

(22)Date of filing:

(72)1


(72)Inventor: NAGATA MITSURU

(54) FLIP-FLOP CIRCUIT

(57)Abstract:

PURPOSE: To reduce the number of elements to be used, by controlling differential circuits by a common control source in a flip-flop circuit consisting of two bistable circuits which have two differential circuits respectively.

CONSTITUTION: Emitters of transistors TRs Q23 and Q24 of a master flip-flop 13 and TRs Q25 and Q26 of a slave flip-flop 14 are connected commonly and are connected to the collector of a multiemitter TR Q29. Emitters of TRs Q21 and Q22 of the master flip-flop 13 and TRs Q27 and Q28 of the slave flip-flop 14 are connected in common and are connected to collectors of TRs Q30 and Q31, and emitters of TRs Q30 and Q31 are connected to the collector of a TR Q32, which is a current source, together with the emitter of a TR Q29.



09 日本国特許庁 (JP)

即特許出願公開

⑩公開特許公報(A)

昭57--53136

⑤Int. Cl.³ H 03 K 3/289 識別記号

野355(1980)9月16日

庁内整理番号 7631-5 I ⑥公開 昭和57年(1982)3月30日

発明の数 1 審査請求 未請求

(全 6 頁)

匈フリップフロップ回路

②特 願 昭55-128314

70発明者 永田満

20HH

川崎市幸区堀川町72番地

⑩代 理 人 弁理士 鈴江武彦 外2名

m # #

1. 発明の名称

フリップフロップ回覧

2. 特許請求の飯器

3.発明の詳細な説明 この発明はフリップフロップ回路の改良に関

する。 順知のように、任務豊富力かつ高速のロジャ

ク医路には、ECL (Emitter Coupled Logie)

が有効であり、特に高級技能無機回転には差的 論理が有効である。そして、とのような差 BCL は、近時では位相同期ルー 制裁数シンセサイヤ方式ケューナ等のプリスケ ラグに多く使用されている。 第1回は、とのような征米の ECL によるマス

特開昭57-53136(2)

のトランジスをQ。、Q。の状態が反転し、結局トランジスをQ。、Q、の状態が反転され、 出力増子Q、同に出力が生じる。つまり、マス テーフリップフロップ部の上1のトランジスを Q。、Q、に供料された内容がトランジスを Q。のペース入力によってスレーアフリップフ ロップ部分 ニッドランジスをQ、、Q、に移 されたようになる。

しかしながら、上配のような従来のフリップ フロップ回路では、菓子数が多く解成も複雑で あり、高質度集験回鉄に渡さないという問題が ある。

この発明は上記事情を考慮してなされたもので、 簡易な 構成で高密度集積 国路化に好過する 値 むて良好なフリップフロップ 回路を提供する とナタ目的とする。

以下、との発明の一実施例について図面を参 無して詳細に説明する。第3回はことで説明する実施例の外観図を示すもので、第4回にその 具体的回路構成を示している。すなわち、入力

増子D,Dはそれぞれマスターフリップフロッ プフロップ部分13の NPN 形トランツスタQal, Q11のペースに接続されている。このトランジ スタQ11,Q11の各コレクタは、それぞれ他の NPN 形トランジスタQ ss , Q ssのコレクタと共 通接概されており、その各接続点は世抗R」。 R s を介して選洗電源 Vcc に接続されるととも に、トランジスタQ:4,Q:2のペースにそれぞ れ接続されている。また、トランジスタQ21, Q11のコレクタ共通振税点及びトランジスタ Q **, Q **のコレクタ共通接統点は、スレープ フリップフロップ部分 1 4 の NPN 形トランジス タQ18,Q11のペースにそれぞれ接続されてい る。とのトランジスタQェ、Gュの各コレクタ は、それぞれ他の NPN 形トランジスタQ st , Q±0のコレクタと共通接続されており、その各 接続点は抵抗B:,R4 を介して直流電車Vcc に接続されるとともに、トランジスタQss , Qztのペースにそれぞれ接続されている。また、 トランジスタ Q s s , Q s p 及び トランジスタQ s a .

Q: の各コレクタ共通接続点は、それぞれ出 刀端子で、Qに接続されている。

とこで、上配トランジスタQ11、Q14、Q11、Q14、Q11、Q14の条エミッタは共通架板されており、その機板はは、NPN形マルナエミッタトランジスタQ11のコレクタに接続されている。とのトランジスタQ11のペースはクロック囃子CKに映成されている。

また、上配トランツスタQai, Qai及びQai, Qaiのエミッタは、それぞれ共通に最続されて かり、その各場性点はMPN 彩トランツスタQai, Qaiのコレクタにそれぞれ接続されている。こ のトランツスタQai, Qaiのペースは共通にク ア・クローで下に振使されている。

とこで、上記トランリスタQss, Qso、Qso の含エミッタは英通要様されてかり、その最既 点はNPN形トランリスタQssのコレクタに要様 されている。このトランリスタQssのペースは イイアス端子Blasに接続され、エミッタは抵抗 R, か介して直旋電廠Vssに接続されている。 そして、上に実施物のような物似によれば、マスター及びスレープフリップフロップ部分

1.2、1.4 (0名トランツスタQ***)乃亜Q***(1のエミッタを共治接続し、1個のトランツスタQ***(1、マリリカで、注意かトランツスタQ***(1、マリリカで、注意かトランツスタQ***(1、アンリカで、注意かトランツスタロ***(1、アンリカで、1、アンリカで、1、アンリカで、1、アンリカで、1、アンリカで、1、アンリカで、1、アンリカで、1、アンリカで、1、アンリカで、1、アンリカで、1、アンリカでは、1、アンカでは、1、アンリカでは、1

第5回はこの会明の第2の実施外を示すもので、両メイプのDフリップフロップ人、Bを設 ・ 両メイプのDフリップフロップ人、Bを設 ・ 検験 校した使用状態を示すものである。そした ・ Dフリップフロップム、Bを2段減機を た場合の具体的回路構成は、既6脚に示す過り である。なお、別6図において、DフリップフロップBの各差動トランジスタの符号には全てダッシ、を符してある。

とのような構成によれば、各トランジスタ Q 1.1 乃至Q 1.0 エミッタ及びトランジスタQ 1.6 乃至 Q ***のエミッタは、それぞれ NPN 形トラン リスタ Q sa, Q saで制御され、またトランリス タ Q 1 1 は トラン ジスタ Q 27 , Q 28 , Q 21', Q 29' の各エミッタを共通に制御し得るのでドライブ 用差動トランジスタQ14,Q11,Q11,Q14, Qasが、無駄なく使用できる。また、上配ドラ イプ用差動トランジスタQso, Qsi, Qss. Q s 4 · Q s s を制御するトランジスタQ s s は 1 個 て済み、この点でもトランジスタ数を減らすと とができる。すなわち、フリップフロップの鞭 統接統数が多い程、ドライブ用トランジスタの 有効利用ができ、構成簡易となるものである。 また、第7回はこの発明の第3の実施例を示 すものであり、1個のDフリップフロップを用

持開昭57- 53136 (3)

さらに、第9 図はこの発射の第4 の実施例を 示すもので、先に第6 図で設明したものにかい て、アライブ用是動トランジスタ Q 11 . Q 11 . Q 11 . Q 12 . Q 2

また第10回はとの発明の誤 5 0 実施例を示すものであり、2 個のDフリップフロップ A . を用いて 1/4 分別回路を構成したもので A . の具体的回路構成を割 1 1 図に示している。そ して、この場合、トランジスタ Q : 1 . Q : 1

なか、この発明は上配各実施例に限定される

ものではなく、との外その要旨を逸脱しない範囲で種々変形して実施することができる。

いて1/2 分周回路を構成したもので、その具体

したがって、以上評述したようにこの発明に よれば、簡易な構成で高部産業 秋回略化に好適 する生めて良好なフリップフロップ回路を提供 するとかできる。


4. 段前の触集を設明


第1回及び第2回はそれぞれ従来のフリップフェップ回路を示す外観回及びその短路条成図 第3回及び第4回はそれぞれたの角別に係るフリップフェップ回路の一実指列を示す外観回及びその回路構成回、第5回及び第6回はそれぞれとの発列の第2の実施例を示す外観回及びその回路構成回、第7回及び新5回はそれぞれたの発列の第3の実施例を示す外観回及びその回路構成回、第9回はこの発列の第4の実施列を示すりにの発明の第3の実施例を示す外観回及びそれの回路構成回、第10回及び第11回はそれぞの

13…マスターフリップフロップ部分、14

… スレープフリップフロップ部分。

出融人代理人 弁理士 病 江 武 彦






第 7 図



第8図



Q F

